【chisel】03_chisel_combiantion_logic
7段数码管显示
七段数码管真值表：
xxxxxxxxxx // This function returns a counter def genCounter(n: Int) = { val cntReg = RegInit(0.U(8.W)) cntReg := Mux(cntReg === n.U, 0.U, cntReg + 1.U) cntReg}scala
新增语法点：
- Decoupled
- Flipped
本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来自 Xuanyao's Blog！
