【xup_summer_camp】-03-Sobel算子的FPGA实现

跑文档

IP的问题

出问题了HLS生成的IP是空的，有一点小烦，不知道哪里有毛病。

现在目测是创建工程的时候，由于选择的顶层文件不正确导致的。

发现一个问题，没有按照文档选择正确的器件（创建hls工程的时候）：

改过来后，出现IP，正常了。

BlockDesign的问题

开始连线不正确，AutoConnection有一个模块没有出现，检查后发现是忘记给ZYNQ Processing的IP进行配置了。

给ZYNQ加上这一个AXI端口后，正常。

顺利跑下来了，中间没什么事故。接下来就是进一步进行HLS的开发而不是仅仅用这个python来跑程序了。